泰克BSX125誤碼測(cè)試儀

主要性能指標(biāo)

• 高達(dá) 32 Gb/s 的碼型發(fā)生和誤碼分析功能
• 選配內(nèi)置 4 階發(fā)射機(jī)均衡功能，支持交互式鏈路訓(xùn)練
• 面向協(xié)議和面向位的多鏈碼型定序技術(shù)，增強(qiáng)型碼型/序列編輯器
• 激勵(lì)響應(yīng)反饋，用戶(hù)自定義檢測(cè)器碼型匹配
• 已獲專(zhuān)li的誤碼定位分析技術(shù)（Error Location Analysis™ ），超越BER測(cè)量，分析關(guān)聯(lián)度和確定性錯(cuò)誤碼型，深入了解誤碼根源
• 選配前向糾錯(cuò)分析技術(shù)，根據(jù)測(cè)得誤碼位置碼型仿真FEC后誤碼率
• 集成眼圖和 BER 關(guān)聯(lián)功能，包括模板測(cè)試、抖動(dòng)峰值、BER輪廓
• 選配抖動(dòng)分離及定位 (Jitter Map) 系統(tǒng)，提供豐富的抖動(dòng)解析 – 支持長(zhǎng)碼型（如 PRBS-31）

主要特點(diǎn)

• 為接收機(jī)壓力測(cè)試、調(diào)試和*性測(cè)試提供單一解決方案
• 測(cè)試第三代和第四代標(biāo)準(zhǔn)，包括 PCIe、SAS 和 USB3.1 及各種自主開(kāi)發(fā)的標(biāo)準(zhǔn)
• 超過(guò) 16 Gb/s 的 DUT 握手功能，滿(mǎn)足環(huán)回發(fā)起和自適應(yīng)鏈路訓(xùn)練的接收機(jī)測(cè)試要求，支持 PCIe 等主要標(biāo)準(zhǔn)
• 協(xié)議識(shí)別碼型發(fā)生和誤碼檢測(cè)，支持靈活的激勵(lì)響應(yīng)編程能力，調(diào)試握手問(wèn)題。
• 前向糾錯(cuò)(FEC)仿真選項(xiàng)，可以測(cè)量糾錯(cuò)前和糾錯(cuò)后BER，支持常用的Reed-Solomon FEC代碼。
• 為各種主要標(biāo)準(zhǔn)提供了校準(zhǔn)和測(cè)試自動(dòng)化軟件

應(yīng)用

• 設(shè)計(jì)驗(yàn)證，包括信號(hào)完整性、抖動(dòng)和時(shí)序分析
• 測(cè)試高速串行系統(tǒng)、復(fù)雜設(shè)計(jì)的性能
• 設(shè)計(jì)/驗(yàn)證高速 I/O 組件和系統(tǒng)，包括 DUT 握手
• 信號(hào)完整性分析 – 模板測(cè)試、峰值抖動(dòng)、BER輪廓、抖動(dòng)分離及定位（Jitter Map)和前向糾錯(cuò)仿真

泰克BSX125誤碼測(cè)試儀

碼型發(fā)生器技術(shù)規(guī)格

除另行說(shuō)明外，所有技術(shù)規(guī)格均受保證。除另外說(shuō)明外，所有技術(shù)規(guī)格均適用于所有型號(hào)。

除另行指明外，上升時(shí)間測(cè)量的是從 20% 上升到 80% 的時(shí)間。這些技術(shù)規(guī)格都是預(yù)熱 20 分鐘后有效。技術(shù)規(guī)格如有變更，恕不另行通告。

數(shù)據(jù)輸出

數(shù)據(jù)速率范圍

BSX125

0.6 ~ 12.5 Gb/s

BSX240

1 ~ 24 Gb/s

BSX320

1 ~ 32 Gb/s

格式

NRZ

極性

正?；蚍聪?/p>

可變交叉點(diǎn)電平范圍

30 ~ 70%

碼型

硬件碼型

工業(yè)標(biāo)準(zhǔn)的 PRBS 碼型。2ⁿ-1，n=7,11,15,20,23,31

RAM 碼型

128 位 ~512 Mbits，支持 128 個(gè)碼型排序器狀態(tài)

碼型數(shù)據(jù)庫(kù)

種類(lèi)齊全，包括基于 K28.5 或 CJTPAT 碼型的 SONET/SDH, 光纖通道碼型；2ⁿ碼型，n=3,4,5,6,7,9；2ⁿ 標(biāo)記密度碼型，n=7,9,23；等等

碼型排序器

間接接入碼型內(nèi)存

模式

位模式 – 沒(méi)有應(yīng)用協(xié)議處理

協(xié)議識(shí)別模式 – 對(duì)支持的協(xié)議應(yīng)用協(xié)議處理

排序器狀態(tài)

多 128 種碼型排序器狀態(tài)

環(huán)路等級(jí)

兩級(jí)（每個(gè)環(huán)路多 1M 迭代）

碼型段長(zhǎng)度

低 128 位，單個(gè)比特粒度直到大內(nèi)存容量。

協(xié)議模式

以協(xié)議塊單位運(yùn)行：

對(duì) PCIe Gen3/Gen4，單個(gè)128b/130b 時(shí)鐘

對(duì) USB 3.1 SSP，單個(gè) 128b/132b 時(shí)鐘

對(duì) 8b/10b，1 ~16 個(gè) 8b/10b 符號(hào)

協(xié)議處理

協(xié)議識(shí)別模式處理包括：

將符號(hào)封裝到協(xié)議塊中

符號(hào)編碼 (8b/10b)

數(shù)據(jù)加擾（所有協(xié)議）

DC 均衡（PCIe Gen3/4、USB 3.1 SSP）

誤碼插入

長(zhǎng)度

1, 2,4,8,16,32,64位長(zhǎng)度突發(fā)序列

頻率

單個(gè)或者重復(fù)

數(shù)據(jù)輸出幅度和偏置

配置

差分輸出，可以為端子、幅度、偏置單獨(dú)設(shè)置輸出對(duì)的每一側(cè)

接口

DC耦合，50 Ω反向端接，3.5 mm連接器。可以選擇校準(zhǔn)至75 Ω，其他阻抗通過(guò)小鍵盤(pán)輸入。用戶(hù)可更換Planar Crown®適配器，可以變成其他連接器類(lèi)型。

預(yù)設(shè)邏輯家族

LVPECL, LVDS, CML, ECL, SCFL

端接

可調(diào)：-2V到3V 預(yù)設(shè)：+1.5, +1.3, +1, 0, –2 V, AC 耦合

允許的幅度、端接和偏置

參見(jiàn)下面幾個(gè)圖

大擺幅

允許的幅度擺幅在0.050 - 1.8 V之間；應(yīng)落在下圖陰影區(qū)域內(nèi)部。例如，SCFL使用0 V端接，在大約0 V和–0.9 V之間運(yùn)行。如圖中虛線(xiàn)箭頭所示，它落在工作范圍內(nèi)。

允許的幅度和偏置

數(shù)據(jù)輸出去加重（選項(xiàng)TXEQ）

數(shù)據(jù)均衡類(lèi)型

4階FIR

配置為1個(gè)預(yù)置光標(biāo), 2個(gè)后置光標(biāo)

數(shù)據(jù)均衡階范圍

注：所有光標(biāo)的和不能超過(guò)輸出幅度指標(biāo)。

預(yù)置光標(biāo)1

±12 dB

后置光標(biāo)1

±20 dB

后置光標(biāo)2

±12 dB

數(shù)據(jù)均衡階簽名

±1；所有階使用獨(dú)立階簽名。

數(shù)據(jù)均衡階分辨率

0.1 dB

數(shù)據(jù)均衡階精度

±1 dB

時(shí)鐘輸出

頻率范圍

大時(shí)鐘輸出頻率為位速率的半速率 ≥11.2 Gb/s。

BSX125

0.6 ~ 11.2 GHz

BSX240

1 ~ 12 GHz

BSX320

1 ~ 16 GHz

相位噪聲

< –90 dBc/Hz @ 10 kHz偏置(典型值)

時(shí)鐘輸出除數(shù)

僅選項(xiàng)STR (參見(jiàn)下面的時(shí)鐘路徑細(xì)節(jié)。)

時(shí)鐘輸出幅度和偏置

配置

差分輸出，可以為端子、幅度、偏置單獨(dú)設(shè)置輸出對(duì)的每一側(cè)

接口

DC耦合，50 Ω反向端接，3.5 mm連接器?？梢赃x擇校準(zhǔn)至75 Ω，其他阻抗通過(guò)小鍵盤(pán)輸入。用戶(hù)可更換Planar Crown®適配器，可以變成其他連接器類(lèi)型。

預(yù)設(shè)邏輯家族

LVPECL, LVDS, CML, ECL, SCFL

端接

可調(diào)：-2V到2V 預(yù)設(shè)：+1.5, +1.3, +1, 0, –2 V, AC 耦合

允許的幅度、端接和偏置

參見(jiàn)下面幾個(gè)圖

大擺幅

允許的幅度擺幅在 0.25 - 2.0 V 之間；應(yīng)落在下圖陰影區(qū)域內(nèi)部。例如，SCFL 使用 0 V 端接，在大約 0 V 和 –0.9 V 之間運(yùn)行。如圖中虛線(xiàn)箭頭所示，它落在工作范圍內(nèi)。

允許的幅度和偏置

數(shù)據(jù)/時(shí)鐘波形性能

上升時(shí)間

25 ps max, 23 ps典型值(10-90%), 1 V幅度, 8.0 Gb/s速率

抖動(dòng)

BSX125, BSX240

<500 fs RMS隨機(jī)抖動(dòng) (@10.3125 Gb/s), 典型值

BSX320

≤8 ps_p-p TJ (@28.05 Gb/s), 典型值

≤300 fs RMS 隨機(jī)抖動(dòng) (@28.05 Gb/s), 典型值

時(shí)鐘/數(shù)據(jù)延遲

范圍

以下情況全部大于 1 比特周期

≤1.1GHz

30ns

>1.1GHz

3ns

分辨率

100 fs

自校準(zhǔn)

在時(shí)間測(cè)量時(shí)，當(dāng)溫度或者比特率改變，推薦進(jìn)行儀器自校準(zhǔn)。校準(zhǔn)過(guò)程小于 10 秒。

前面板碼型發(fā)生器連接

允許使用外部時(shí)鐘信號(hào)源同步 BERTScope。帶有壓力測(cè)試選件的模塊可以對(duì)輸入的時(shí)鐘增加損傷，包括當(dāng)外部輸入時(shí)鐘信號(hào)有超過(guò) 5000ppm 的 SSC 的情況。

頻率范圍

BSX125

0.6 ~ 12.5 GHz

BSX240

1 ~ 24 GHz

BSX320

1 ~ 32 GHz

標(biāo)稱(chēng)功率

0 dBm

大功率

2.0 V_p-p（+10dBm）

回波損耗

優(yōu)于-6dB

接口

50 歐姆 SMA 母頭，DC 耦合，可選端接電壓

高頻抖動(dòng)（僅在STR選項(xiàng)中有效）

兩個(gè)抖動(dòng)輸入端中的一個(gè)?？梢圆迦胨璧?SJ、RJ 和 BUJ。

頻率范圍

DC到1.0 GHz

抖動(dòng)幅度范圍

大 0.5UI

輸入電壓范圍

額定電壓0~2V_p-p（+10 dBm）大非損傷電壓

6.3V_p-p（+20dBm）

數(shù)據(jù)率范圍

BSX125

1.5 ~ 12.5 Gb/s

BSX240

1.5 ~ 24 Gb/s

BSX320

1.5 ~ 32 Gb/s

接口

SMA 母頭，50 歐姆，DC 耦合到 0V

子速率時(shí)鐘輸出

BERTScope標(biāo)配型號(hào)輸出4倍分頻時(shí)鐘。BERTScope STR選項(xiàng)提供有額外性能。

主時(shí)鐘輸出的多速率和子速率分頻比（帶選件 STR 時(shí)）

¹數(shù)據(jù)速率小于 11.2Gb/s 時(shí)，子速率時(shí)鐘連接器也輸出全速率帶壓力時(shí)鐘；數(shù)據(jù)速率 ≥11.2 Gb/s 時(shí)，輸出半速率帶壓力時(shí)鐘。

幅度范圍

額定電壓 0.6 V_p-p，偏置 0 V

跳變時(shí)間

<500 ps

接口

SMA 母頭，50 歐姆，DC 耦合到 0V

觸發(fā)輸出

提供了脈沖觸發(fā)輸出到外部?jī)x器。有兩種模式：

• 時(shí)鐘分頻模式：每256個(gè)時(shí)鐘速率輸出一個(gè)脈沖
• 碼型模型：PRBS碼型中可編程脈沖輸出位置，或者固定脈沖輸出位置（RAM碼型）

此模塊被選用安裝后，就可進(jìn)行壓力調(diào)制。

小脈沖寬度

128 個(gè)時(shí)鐘周期（Mode1）

512 個(gè)時(shí)鐘周期（Mode2）

跳變時(shí)間

<500 ps

抖動(dòng)（p-p，數(shù)據(jù)到觸發(fā)）

<10 ps，典型值

輸出電壓

CML；>300 mV_p-p，以 -250mV 為中心

接口

50 歐姆 SMA 母頭

正弦干擾輸出

SINE INTERFERENCE OUT + 和 - 輸出提供混合正弦曲線(xiàn)信號(hào)，用來(lái)創(chuàng)建電平干擾。提供了兩條內(nèi)部干擾通道，可以選擇每條通道的兩個(gè)前面板輸出為同相輸出或失相輸出?？梢允褂眠x配的 BSXCOMB 套件與 BSX 數(shù)據(jù)輸出在外部組合信號(hào)，提供共模 (CM) 和差模 (DM) 干擾。

頻率范圍

2 MHz ~ 6000 MHz

幅度¹

SINE INTERFERENCE OUT +

0 ~2000 mV（通道 1 和通道 2 幅度的總和）

SINE INTERFERENCE OUT -

0 ~2000 mV（通道 1 和通道 2 幅度的總和）

¹在與外部組合器 BSXCOMB 一起使用時(shí)，增加的干擾為總幅度除以 5。

模式選擇

通道 1 

同相、失相、單端（僅對(duì) SINE INTERFERENCE OUT + 有效）

通道 2 

同相、失相、單端（僅對(duì) SINE INTERFERENCE OUT - 有效）

接口

50 Ω 差分，SMA 母頭（DC 耦合至 0 V）

后面板碼型發(fā)生器接口

用于多臺(tái)儀器同時(shí)發(fā)送碼型時(shí)使用。

邏輯電平

LVTTL（<0.5V 低，>2.5V 高）

門(mén)限電平

+1.2V，典型值

大非損傷輸入電壓范圍

-0.5V~5V

小脈沖寬度

128連續(xù)時(shí)鐘周期

大重復(fù)速率

512個(gè)連續(xù)的時(shí)鐘周期

接口

SMA母頭，>1K歐姆阻抗，端接到0V

頁(yè)面選擇輸入（排序器推進(jìn)）

可以通過(guò)外部控制碼型排序器狀態(tài)推進(jìn)。軟件控制使用上升沿或下降沿觸發(fā)。

邏輯電平

LVTTL（<0.5V 低，>2.5V 高）

門(mén)限電平

+1.2V，典型值

大非損傷輸入電壓范圍

-0.5V~5V

小脈沖寬度

一個(gè)碼型長(zhǎng)度

接口

SMA母頭，>1K歐姆阻抗，端接到0V

低頻抖動(dòng)輸出（僅限 STR 選件）

LF JIT IN 輸入允許使用外部低頻抖動(dòng)源調(diào)制壓力碼型發(fā)生器輸出。

頻率范圍

DC 到 100 MHz

抖動(dòng)幅度范圍

大1.1ns，可以和其他內(nèi)部低頻調(diào)制一起使用

輸入電壓范圍

額定電壓0~2V_p-p（+10dBm）

大非損傷電壓 6.3 V_p-p（+20dBm）

數(shù)據(jù)率范圍

BSX125

大 12.5 Gb/s

BSX240

大 24 Gb/s

BSX320

大 32 Gb/s

接口

SMA 母頭，50 歐姆，DC 耦合到 0V

低頻正弦抖動(dòng)輸出（僅對(duì) STR 選件有效）

LF SIN OUT 允許兩臺(tái) BERTScope 的 SJ 定相輸出，一個(gè)同相、另一個(gè)反相。

頻率范圍

通過(guò)用戶(hù)界面設(shè)定SJ

幅度

2 V_p-p，偏置 0 V

接口

SMA 母頭，50 歐姆，AC 耦合

參考輸入

把BERTScope鎖定到來(lái)自另一臺(tái)設(shè)備的外部?jī)x器參考時(shí)鐘。

頻率

時(shí)鐘合成器模式

10 MHz、100 MHz、106.25 MHz、133.33 MHz、156.25 MHz、166.67 MHz 或 200 MHz

參考時(shí)鐘倍頻器模式

10 MHz ~ 200 MHz

幅度

0.325Vpp~1.25V_p-p（-6~+6dBm）

接口

SMA 母頭，50 歐姆，AC 耦合

參考輸出

為其它儀器提供頻率參考源輸出

配置

差分

頻率

10 MHz, 100 MHz, 106.25 MHz, 133.33 MHz, 156.25 MHz, 166.67 MHz或200 MHz

幅度

每輸出端口額定輸出1V_p-p（+4dBm），（差分2V_p-p）

接口

SMA 母頭，50 歐姆，AC 耦合

碼型發(fā)生器時(shí)鐘路徑

BSX 系列時(shí)鐘路徑細(xì)節(jié)

具有應(yīng)力能力的模型的時(shí)鐘路徑的功能框圖。

**對(duì)于相應(yīng)型號(hào)，壓力可以增加到外部時(shí)鐘。工作速率1.5G~11.2Gb/s。外部時(shí)鐘的占空比必須是50%±2%。

當(dāng)時(shí)鐘速率≥11.2Gb/s時(shí)，BSX系列BERTScope使用內(nèi)部雙倍數(shù)據(jù)率（DDR）構(gòu)架。當(dāng)以11.2 Gb / s 或更高的數(shù)據(jù)速率運(yùn)行時(shí)，時(shí)鐘輸出將為數(shù)據(jù)速率的1/2。外部時(shí)鐘可為全速或半速率。當(dāng)選擇全速率時(shí)，并且輸入時(shí)鐘頻率大于等于11.2GHz時(shí)，碼型發(fā)生器將工作在DDR模式。

這些分頻比僅應(yīng)用在內(nèi)部時(shí)鐘情況。如果選擇半速率，或者選擇全速率且時(shí)鐘速率 ≥11.2 GHz 時(shí)，外部時(shí)鐘將以 1/2 速率輸出。

對(duì)于主時(shí)鐘輸出，BSX125 的低數(shù)據(jù)速率是 600Mb/s，BSX240 和 BSX320 是 1 Gb/s。當(dāng)工作的分頻速率低于的低數(shù)據(jù)速率時(shí)，輸出未經(jīng)過(guò)校準(zhǔn)。

參考時(shí)鐘倍頻器

參考時(shí)鐘倍頻器 (RCM) 為相位鎖定環(huán) (PLL)，頻率會(huì)乘以在后面板上輸入 REF IN 輸入的信號(hào)生成發(fā)生器時(shí)鐘。為獲得+性能，建議輸入?yún)⒖紴榻咏?REF IN 大值并具有快速轉(zhuǎn)換速率和幅度的低抖動(dòng)信號(hào)。

支持的標(biāo)準(zhǔn)

下表列出了每個(gè)支持標(biāo)準(zhǔn)的參數(shù)，包括選擇該標(biāo)準(zhǔn)時(shí) RCM 的典型帶寬和峰值。

¹MIPI M-PHY 19.2 和 26 MHz 參考的 REFIN 應(yīng)為 50% 占空比。

²圖中顯示的是 BSX320 的數(shù)據(jù)速率。BSX125 范圍為 0.6 ~ 12.5 Gb/s；BSX240 范圍為 1 ~ 24 Gb/s。

SSC 容限

當(dāng)選擇通用以外的其他任何標(biāo)準(zhǔn)時(shí)，參考時(shí)鐘倍頻器可用于容忍 REF IN 輸入上存在的擴(kuò)頻時(shí)鐘 (SSC)。SSC 可以為向上擴(kuò)展、中心擴(kuò)展或向下擴(kuò)展。對(duì)于 20 ~ 40 kHz 之間的 SSC 頻率，RCM 一般可以容忍的 SSC 的大數(shù)量顯示在下圖中。

壓力功能

工作位速率

SJ幅度取決于位速率和調(diào)制頻率。

BSX125

1.5 Gb/s ~ 12.5 Gb/s

BSX240

1.5 Gb/s ~ 24.0 Gb/s

BSX320

1.5 Gb/s ~ 32.0 Gb/s

小調(diào)制頻率

1 kHz

大調(diào)制頻率

100 MHz

調(diào)制頻率分辨率

100 Hz

大調(diào)制幅度

1100 ps 范圍

1100 ps < 22.4 Gb/s，SJ 頻率 ≤ 1 MHz

900 ps ≤ 22.4 Gb/s，SJ 頻率 = 10 MHz

400 ps ≤ 22.4 Gb/s，SJ 頻率 = 40 MHz

100 ps ≤ 22.4 Gb/s，SJ 頻率 = 100 MHz

270 ps 范圍¹

270 ps ≥ 10 和 ≤ 28.5 Gb/s，SJ 頻率≤ 40 MHz

260 ps ≥ 10 和 ≤ 28.5 Gb/s，SJ 頻率> 40 MHz，≤ 80 MHz

250 ps ≥ 10 和 < 28.5 Gb/s，SJ 頻率 > 80 MHz，≤ 100 MHz

130 ps 范圍

130 ps ≥ 10 和 ≤ 32 Gb/s，SJ 頻率 ≤ 100 MHz

¹啟用 HFSJ、BUJ、EXT HF 抖動(dòng)或 RJ 時(shí)，270 ps 調(diào)制器的范圍會(huì)減少 50 ps。

有界非相關(guān)性抖動(dòng) (BUJ)

工作位速率

BSX125

1.5 Gb/s ~ 12.5 Gb/s

BSX240

1.5 Gb/s ~ 24.0 Gb/s

BSX320

1.5 Gb/s ~ 32.0 Gb/s

小調(diào)制頻率

100 MHz

大調(diào)制頻率

2000 MHz

調(diào)制頻率分辨率

100 kHz

大調(diào)制幅度

0.5 UI

EXT HF 抖動(dòng)、BUJ、HFSJ 和 RJ 之和必須小于 0.5 UI

調(diào)制碼型

PN7

碼型濾波器

隨機(jī)抖動(dòng) (RJ)

工作位速率

BSX125

1.5 Gb/s ~ 12.5 Gb/s

BSX240

1.5 Gb/s ~ 24.0 Gb/s

BSX320

1.5 Gb/s ~ 32.0 Gb/s

小調(diào)制頻譜

10 MHz標(biāo)準(zhǔn)模式

1.5 MHz PCIe2模式

大調(diào)制頻譜

1000 MHz標(biāo)準(zhǔn)模式

100 MHz PCIe2 模式

大調(diào)制幅度

0.5 UI

EXT HF 抖動(dòng)、BUJ 和 RJ 之和必須小于 0.5 UI。

波峰因數(shù)

16

高頻SJ (HFSJ)

工作位速率

BSX125

1.5 Gb/s ~ 12.5 Gb/s

BSX240

1.5 Gb/s ~ 24.0 Gb/s

BSX320

1.5 Gb/s ~ 32.0 Gb/s

小調(diào)制頻率

100 MHz

大調(diào)制頻率

1000 MHz

大調(diào)制幅度

0.5 UI

EXT HF抖動(dòng)、BUJ、HFSI和RJ之和必須小于0.5 UI

擴(kuò)頻時(shí)鐘和相位調(diào)制

調(diào)制合成器時(shí)鐘輸出 – 調(diào)制影響主時(shí)鐘輸出和子速率時(shí)鐘輸出(與選擇的子速率數(shù)據(jù)狀態(tài)無(wú)關(guān))、數(shù)據(jù)輸出和觸發(fā)輸出

模式

SSC, 相位調(diào)制(正弦曲線(xiàn))

數(shù)據(jù)速率范圍

整個(gè)BERTScope范圍

SSC 波形

三角形波或正弦波

SSC 頻率范圍

20 kHz ~ 40 kHz

SSC 調(diào)制范圍

16,666 ppm @ 6 Gb/s 和 12 Gb/s

12,500 ppm @ 8 Gb/s 和 16 Gb/s

范圍與數(shù)據(jù)速率關(guān)系參見(jiàn)大 SSC 調(diào)制圖

SSC 調(diào)制分辨率

1 ppm

SSC 調(diào)制類(lèi)型

下擴(kuò), 中心擴(kuò)頻, 上擴(kuò)

PM 頻率范圍

10 Hz ~ 4 MHz

PM 頻率分辨率

1 Hz

PM調(diào)制范圍 – 適用于10 Hz ~ 2.5 kHz調(diào)制頻率

SSC 和 PM 綜合限制

參見(jiàn)下圖，參考上表中指明的大 SSC 和 PM 限制。

F/2 抖動(dòng)生成選線(xiàn)（F2 選項(xiàng)，還需要 STR 選項(xiàng)）

在 2 路及 2 路以上數(shù)據(jù)速率較低的數(shù)據(jù)流中，會(huì)有 F/2 或子速率抖動(dòng)。這種抖動(dòng)是由于復(fù)用時(shí)鐘的不對(duì)成型導(dǎo)致，所有偶數(shù)比特脈沖寬度和奇數(shù)比特寬度不*。不像傳統(tǒng)的DCD，F(xiàn)/2抖動(dòng)時(shí)和比特的邏輯狀態(tài)時(shí)獨(dú)立的。F/2 抖動(dòng)是*性測(cè)試標(biāo)準(zhǔn)（如 802.3ap（10G 背板以太網(wǎng)））中所強(qiáng)調(diào)的測(cè)試項(xiàng)目。

支持的數(shù)據(jù)率

8.0 和10.3125 Gb/s

調(diào)制范圍

0~5.0% UI

擴(kuò)展壓力產(chǎn)生

該選項(xiàng)增加了PCIe 2.0標(biāo)準(zhǔn)要求的Rx端*性測(cè)試時(shí)需要的抖動(dòng)類(lèi)型，BERTScope內(nèi)部產(chǎn)生

時(shí)鐘頻率范圍

gao 22.4 Gb/s

LFRJ 調(diào)制范圍

0 ~ 1.1 ns ¹

¹使用 1100 ps 調(diào)制器時(shí)將應(yīng)用限制。如果選擇不同的調(diào)制器則范圍會(huì)減小。

LFRJ 頻率范圍

帶限10KHz~1.5MHz，按照PCIE Gen2規(guī)范滾降

rSSC 調(diào)制范圍

0 ~ 368 ps¹5 Gb/s 時(shí)

¹可以和其他的低頻調(diào)制組合在一起使用。

rSSC 頻率范圍

1~35 kHz

可以選擇的帶寬

擴(kuò)展壓力選項(xiàng)還在正常寬帶RJ發(fā)生器中增加了可以選擇的帶寬限制。

RJ頻率，正常模式

帶限10MHz~1GHz

RJ 頻率，PCIE模式

帶限1.5~100MHz，按照PCIE 2.0規(guī)范滾降

誤碼檢測(cè)器技術(shù)數(shù)據(jù)

配置

單端

頻率范圍

BSX125

0.6 ~ 12.5 Gb/s

BSX240

1 ~ 24 Gb/s

BSX320

1 ~ 32 Gb/s¹

¹從 26 Gb/s 到 32 Gb/s，輸入檢測(cè)器以半速運(yùn)行（使用偶數(shù)位或奇數(shù)位）

數(shù)據(jù)和時(shí)鐘接口

連接器

3.5 mm

阻抗

50歐姆

閾值電壓

–2 到 +3.5V

門(mén)限預(yù)設(shè)

LVPECL, LVDS, LVTTL, CML, ECL, SCFL

端接

可變, –2 ~ +3 V

預(yù)置: +1.5, +1.3, +1, 0, –2 V, AC耦合

大非損傷輸入

–3 V_peak,+4V_peak，任何連接器情況下

檢測(cè)器時(shí)鐘數(shù)據(jù)延遲

范圍

以下情況全部大于 1 比特周期

≤1.1GHz

30ns

>1.1GHz

3ns

分辨率

100 fs

自校準(zhǔn)

支持 - 在時(shí)間測(cè)量時(shí)，當(dāng)溫度或者比特率改變時(shí)，推薦進(jìn)行儀器自校準(zhǔn)。校準(zhǔn)過(guò)程小于 10 秒。

數(shù)據(jù)輸入

數(shù)據(jù)速率范圍

BSX125

0.5 ~ 12.5 Gb/s

BSX240

1 ~ 24 Gb/s

BSX320

1 ~ 32 Gb/s

配置

差分

格式

NRZ

極性

正?；蚍聪?/p>

門(mén)限電平對(duì)準(zhǔn)

自動(dòng)設(shè)置到差分信號(hào)交叉點(diǎn)

靈敏度

單端

100 mV_p-p，典型值

差分

50 mV_p-p，典型值

大輸入信號(hào)擺幅

2 V_p-p

內(nèi)部跳變時(shí)間

16ps（10%-90%），單端（等效20GHz檢測(cè)器帶寬）。在信號(hào)輸入端測(cè)量得到，ECL電平

硬件碼型

工業(yè)標(biāo)準(zhǔn)的PRBS碼型。2ⁿ-1，n=7,11,15,20,23,31

RAM 碼型

用戶(hù)定義

128 位 ~ 512 Mb，1 位步進(jìn)

碼型數(shù)據(jù)庫(kù)

種類(lèi)齊全，包括基于K28.5或CJTPAT碼型的SONET/SDH, 光纖通道碼型；2ⁿ碼型，n=3,4,5,6,7,9；2ⁿ標(biāo)記密度碼型，n=7,9,23；等等

RAM 碼型捕獲

捕獲輸入數(shù)據(jù)，多存儲(chǔ)512Mb。編輯所捕獲的數(shù)據(jù)，送到碼型發(fā)生器或者誤碼檢測(cè)器，或向二者同時(shí)發(fā)送

RAM 碼型捕獲模式

長(zhǎng)度捕獲

選擇捕獲長(zhǎng)度時(shí)捕獲到檢波器碼型內(nèi)存。

觸發(fā)捕獲

當(dāng)后面板的“檢測(cè)啟動(dòng)”置高時(shí)開(kāi)始捕獲，直到存儲(chǔ)滿(mǎn)或“檢測(cè)啟動(dòng)”變低時(shí)停止

觸發(fā)捕獲固定長(zhǎng)度

當(dāng)后面板的“檢測(cè)啟動(dòng)”置高時(shí)開(kāi)始捕獲，直到所設(shè)定存儲(chǔ)器長(zhǎng)度滿(mǎn)時(shí)停止

檢測(cè)器碼型匹配

選配用戶(hù)自定義檢測(cè)器碼型匹配，用來(lái)推進(jìn)碼型發(fā)生器排序器狀態(tài)，創(chuàng)建基于事件的觸發(fā)。用戶(hù)可以通過(guò)激勵(lì)響應(yīng)反饋（協(xié)議握手）創(chuàng)建自己的鏈路狀態(tài)遍歷

模式

面向位的排序器模式 – 沒(méi)有應(yīng)用協(xié)議處理

協(xié)議識(shí)別排序器模式 – 對(duì)支持的協(xié)議應(yīng)用協(xié)議處理

位模式

提供了 4 種通用碼型匹配。在輸入數(shù)據(jù)流中查找長(zhǎng) 128 位的任意碼型，并提供位掩碼

協(xié)議識(shí)別排序器模式

在檢測(cè)器中為基于協(xié)議的碼型匹配提供了 16 個(gè)碼型匹配要素

PCIe Gen3/4 和 USB 3.1 SSP：可以匹配整個(gè)解碼的碼組凈荷，支持位/字節(jié)掩碼

8b/10b：可以匹配碼組/符號(hào)解碼及掩碼后多 16 個(gè) 8 位符號(hào)

同步 - 自動(dòng)重新同步

在 128 比特字中，用戶(hù)可每個(gè)字中出現(xiàn)1個(gè)或多個(gè)誤碼時(shí)嘗試重新同步

Bertscope突發(fā)碼流分析時(shí)序-BERTScope字的長(zhǎng)度是128個(gè)比特。上圖以PRBS payload舉例。直到128比特的邊界字發(fā)生，才開(kāi)始比特的計(jì)數(shù)。這意味著在消隱脈沖跳變后的127比特將被忽略。對(duì)于PRBS，典型的同步需要5個(gè)字，或640個(gè)比特。同樣，當(dāng)消隱脈沖再次跳變后，將繼續(xù)對(duì)多127個(gè)位進(jìn)行比特測(cè)量。RAM碼型的同步是將將會(huì)更長(zhǎng)。

手動(dòng)同步

手動(dòng)發(fā)起重新同步命令

碼型匹配同步

Grab 'n' Go

誤碼檢測(cè)器捕獲長(zhǎng)度信號(hào)，并和下一次采集的數(shù)據(jù)進(jìn)行比較（快速的方法，但可能漏失邏輯錯(cuò)誤）

Shift-to-Sync

誤碼檢測(cè)器比較采集的數(shù)據(jù)和RAM中的數(shù)據(jù)。通過(guò)一個(gè)bit的位移沒(méi)有發(fā)現(xiàn)匹配的話(huà)，則再次比較（比較速度較慢，但是精度gao）

誤碼檢測(cè)器基本測(cè)量項(xiàng)目

BER, 字節(jié)接收, Re-syncs, 被測(cè)碼型發(fā)生器和誤碼控制器時(shí)鐘頻率

前面板誤碼檢測(cè)器連接端口

用于循環(huán)回路光線(xiàn)試驗(yàn)，或者當(dāng)鏈路處在訓(xùn)練過(guò)程中。在該輸入為有效時(shí)可忽略誤碼。字節(jié)數(shù)、誤碼數(shù)和BER都不進(jìn)行計(jì)數(shù)。當(dāng)重新計(jì)數(shù)開(kāi)始時(shí)，將不會(huì)發(fā)生再同步。

邏輯電平

LVTTL（<0.5V 低，>2.5V 高）

門(mén)限電平

+1.2V

小脈沖寬度

128 時(shí)鐘周期

大重復(fù)速率

512個(gè)連續(xù)的時(shí)鐘周期

接口

SMA 母頭，>1 kΩ 阻抗，端接到 0V

誤碼輸出

當(dāng)誤碼檢測(cè)到后輸出一個(gè)脈沖。當(dāng)進(jìn)行長(zhǎng)時(shí)間觀測(cè)時(shí)，用以觸發(fā)警報(bào)等。

小脈沖寬度

128 時(shí)鐘周期

跳變時(shí)間

<500 ps

輸出幅度

額定值：1000mV，0V（低）到1V（高）

接口

SMA 母頭

觸發(fā)輸出

提供了脈沖觸發(fā)輸出到外部?jī)x器。有兩種模式：

時(shí)鐘分頻模式：每256個(gè)時(shí)鐘速率輸出一個(gè)脈沖

碼型模型：PRBS碼型中可編程脈沖輸出位置，或者固定脈沖輸出位置（RAM碼型）

小脈沖寬度

128 個(gè)時(shí)鐘周期（Mode1）

512 個(gè)時(shí)鐘周期（Mode2）

跳變時(shí)間

<500 ps

跳變時(shí)間

>300mVpp，偏置650mV

接口

50 歐姆 SMA 母頭

誤碼檢測(cè)器后面板連接器

用于觸發(fā)采集、檢測(cè)開(kāi)始。高電平有效。

幅度

LVTTL（<0.5V 低，>2.5V 高）

門(mén)限電平

+1.2V

小脈沖寬度

128連續(xù)時(shí)鐘周期

大重復(fù)速率

512個(gè)連續(xù)的時(shí)鐘周期

接口

SMA母頭，>1K歐姆阻抗，端接到0V

誤碼相關(guān)標(biāo)記輸入

允許外部輸入信號(hào)在誤碼數(shù)據(jù)集中提供時(shí)間標(biāo)記。

邏輯電平

LVTTL（<0.5V 低，>2.5V 高）

門(mén)限電平

+1.2V

小脈沖寬度

128 時(shí)鐘周期

大重復(fù)速率

512個(gè)連續(xù)的時(shí)鐘周期

大頻率

建議 <4000 標(biāo)記/秒

接口

SMA 母頭，>1 kΩ 阻抗，端接到 0V

整體技術(shù)數(shù)據(jù)

除另行說(shuō)明外，所有技術(shù)規(guī)格均受保證。除另行指明外，所有技術(shù)數(shù)據(jù)適用于所有型號(hào)。

計(jì)算機(jī)相關(guān)配置

顯示

TFT 觸摸屏，VGA 640X480

觸摸屏

模擬電阻式

處理器

Core2Duo 或更好

硬盤(pán)

128 GB 或更高

DRAM

2 GB 或更高

操作系統(tǒng)

Windows 7專(zhuān)業(yè)版

遠(yuǎn)程控制接口

IEEE-488 (GPIB) 或TCP/IP

支持的接口

VGA顯示接口

USB 2.0（6個(gè)，二前四后）

100BASE-T以太網(wǎng)

IEEE-488（GPIB）

RS232串口

物理特點(diǎn)

高度

220毫米（8.75英寸）

寬度

394毫米（15.5英寸）

厚度

520毫米（20.375英寸）

重量

僅限儀器

25 公斤(55 磅)

毛重

34.5 公斤(76 磅)

電源

460 W

供電電壓

100~240 VAC(±10%), 50~60Hz

環(huán)境特點(diǎn)

預(yù)熱時(shí)間

20分鐘

工作溫度范圍

10°C ~35°C（50°F~95°F）

工作濕度

無(wú)水汽凝結(jié) ，35°C（95°F）, 15 - 65%

認(rèn)證

LVD 低壓指令